PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-291524

(43) Date of publication of application: 24.11.1989

(51)Int.CI.

H03L 7/08

(21)Application number: 63-121602

(71)Applicant: FUJITSU LTD

(22)Date of filing:

18.05.1988

(72)Inventor: UCHIJIMA MAKOTO

TOZAWA YOSHIHARU


YAMASHITA ATSUSHI

(54) PLL CIRCUIT

(57)Abstract:

PURPOSE: To improve both a pull-in characteristic and an antinoise characteristic by generating a quotient signal and a remainder signal by dividing a gain input signal by a prescribed value≥1 by a loop filter, and setting the gain input signal by setting the quotient signal as the control signal of a VCO and adding the remainder signal on a phase difference signal.

CONSTITUTION: By setting the gain input signal outputted from an adder 21 as an address and making a quotient and a remainder corresponding to the signal into a ROM in advance, a gain calculation part 22 can be constituted of a TTL circuit. Thereby, an operation faster than ever can be performed. Since the value of the quotient outputted from the gain calculation part 22, even when it being increased, can be clipped by a limiter 30 by inserting the limiter 30 between the gain calculation part 22 and the VCO, it is possible to prevent the input signal to the VCO3 from being increased excessively, and to eliminate a cycle skip further.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

1811U

⑩ 日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A) 平1-291524

®Int. Cl. 4

識別記号

庁内整理番号

每公開 平成1年(1989)11月24日

H 03 L 7/08

E-8731-5 J

審査請求 未請求 請求項の数 2 (全5頁)

図発明の名称 PLL回路

> 创特 顧 昭63-121602

29出 顧 昭63(1988)5月18日

⑫発

神奈川県川崎市中原区上小田中1015番地。富士通株式会社

内

70発 明者 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

個発

敦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

の出 願 人 富士通株式会社

四代 理 人 弁理士 茂泉

明

1. 発明の名称

2. 特許請求の範囲

(1)入力信号と再生クロックとから位相比較部

(1) で位相登信号を求め、設位相差信号をループ フィルタ(2) を遊して該再生クロックを発生する VCO(3) の制御信号とするPLL団路において、 按ループフィルタ(2) が、

接位相差は号とフィードバックされた余りは号 とを加算してゲイン入力信号を発生する加算器(2 1) &.

彼ゲイン入力信号を1より大きい所定値で割っ て商信号と該余り信号とを発生し、設商信号を該 VCO(3) に送るゲイン計算器(22)と、

を崩えたことを特徴とするPしし回路。

(2)核ループフィルタ(2) と該VCO(3) との 間にりミッタ(4) を挿入したことを特徴とする精 求項 1 記載の P L し回路。

3. 発明の詳細な説明

(纽 軽)

入力信号と再生クロックとから位相比較部で位 相差信号を求め、該位相差信号をループフィルタ を通して該再生クロックを発生するVCOの創御 信号とするPしし回路に関し、

ループ遅延が大きいPLL団路におけるループ フィルタの引き込み特性と対ノイズ特性を興立さ せるとともにサイクルスキップを無くすことを目 的とし、

粒ループフィルタを、紋位相差信号とフィード バックされた余り信号とを加算してゲイン入力信 号を発生する加算器と、該ゲイン入力信号を1よ り大きい所定値で割って商信号と該乗り信号とを 発生し、該商信号を該VCOに送るゲイン計賞器 とで構成する。

(産業上の利用分野)

本発明は、Pしし(位相同期ループ)回路に関 し、特に入力信号と再生クロックとから位相比較 部で位相芸信号を求め、該位相芸信号をループフィルタを通して該再生クロックを発生するVCO(電圧制御発援器)の制御信号とするPLL回路に関するものである。

第5回は、通信用モデムの復選部に開いられるタイミング再生回路を示しており、受信信号から 得られた中間周波数信号IPを低域フィルタ5 1 でベースパンド信号に変換し、 A / D 変換器 5 2 で更にディジタル信号に変換してディジタルでディジタルのディジタルの 1 ない クイミング・リカ 対路 5 4 に送られる。ディジタルス T R 回路 5 4 に送られる。ディジタルス C と で P となっ クロックとなっ アルク 5 3 と で P とない タイミング クロックとなっ アルク 5 3 と で P と 対 が の と が 発生されている。この 4 合 で P と で P

・また、ディジタルSTR回路54は、第6図に 示すように、復興データが示す位相差を位相差算

成いは、第8図に示すように、ループフィルタ としては、第7図に示したゲイン計算部71のみ で構成されたものもある。

(発明が解決しようとする課題)

このような従来のPLL回路に用いられるルー プフィルタは、以下の問題点があった。

①ループフィルタが完全積分器を含む場合(第7図):

位相同期に引き込んだ後(ロック後)の対ノイズ特性は良いが、例えばディジタルフィルタ53の存在によりループ遅延が大きいため、引き込み過程においては、完全積分器が大きく振動してしまい中々減衰せず、従ってVCO制御信号も大きく振動してしまい、結局、引き込み特性が悪くなってしまうとともに振動により位相差が大きくなりサイクルスキップが生じてしまう。これは、不完全積分器の場合も程度の差はあるものの同様に振動作用が生ずる。

②ループフィルタがゲインのみを有する場合

出部61で算出し、この位相差信号をループフィルク62に通して高周波成分を除去した後、VCO63の制御信号として与えている。 尚、VCO63はディジタル信号をアナログ信号に変換することにより、アナログ式のものも使用できる。

このようなPLし回路においては、引き込み特性と対ノイズ特性の関方が良好である必要がある。

〔従来の技術〕

到7図には、第6図に示したループフィルタの 構成例がプロック図で示されており、位相差算出 部61からの位相差信号にゲイン計算節71で所 定のゲイン1/K。を与えて比例動作(P動作) を行うとともに、完全積分器72では位相差信号 に1/sK。(sはラブラス因子)なる積分助作 (「動作)を行う。

この後、ゲイン計算部71と積分器72の出力 信号を加算器73で加算することにより位相差信 号にPI動作を与えてVCO53の期間信号を発 生している。

(第8図):

この場合は、ループ選延が大きくても引き込み 特性は良いが、その反面、積分を行う要素が無い ため実質的にフィルタが存在しない形になってし まい、対ノイズ特性が悪くなってしまう。従って、 ノイスによって位相差が振られて大きくなりサイ、 クルスキップが起きて再生クロックが欠落しデー タピットが欠落してしまう確率が大きくなる。

従って、本発明は、ルーブ退延が大きいPLL 回路において、ループフィルタの引き込み特性と 対ノイズ特性を両立させるとともにサイクルスキ ップを無くすことを目的とする。

(課題を解決するための手段)

第1図は上記の目的を達成するために為された本発明のPLL回路を概念的に示した図で、1は位相比較部、2はループフィルタ、3はVCOであり、本発明ではループフィルタ2が、位相比較部1からの位相整信号とフィードバックされた余り信号とを加算してゲイン入力信号を発生する加

算器21と、接ゲイン入力信号を1より大きい所 定値で割って函信号と接余り信号とを発生し、接 函信号を接VCO3に送るゲイン計算器22とで 機成している。

また、本発明では、ループフィルタ2とVCO 3との間にリミッタ4を挿入してもよい。

(作 用)

第1図に示すPしし回路が引き込み過程にある 時は、ループフィルタ2におけるゲイン入力信号 uは、しょし K (K>1の定数)の範囲にある ので、ゲイン計算部22では耐と乗りが発生し、 さらに乗り信号は加算器21にフィードバックし で位相接信号に加算される。従って、第2図(a)に 示すように、演算摂接の積分は行うものの、実質 的にゲインのみのループフィルタに見え、張動することなく良好な引き込み特性が確保できる。

一方、位相同期引き込み状態になった時には、 | u | < Kとなるので簡は発生せず、従って加算

2 をROMで構成し、商と余りの出力信号を発生

即ち、第3図(のに示すように、加算器21から出力されるゲイン入力信号をアドレスとし、これに対応する商と余りを予めROM化しておくことにより、ゲイン計算部22は、ゲイン入力信号に対応して解信号と余り信号とを出力することができる。

また、このゲイン計算部 2 2 はTTL回路で構成することにより、更に高速な動作が得られる。

第4回回は第1回に示す本発明を用いた一実施 例を示すもので、この実施例では、ゲイン計算部 22とVCOとの間にリミッタ30を挿入している。

これにより、第4図(D)に示す如く、ゲイン計算 部22から出力される間の値が大きくなってもリ ミッタ30でクリップされてしまうため、VCO 3への入力信号は大きくなり過ぎることがなくサ イクルスキップを更に無くすことができる。

尚、本発明は、第5図に示したようなディジタ

器 2 1 での専ら積分動作のみが行われることになり、等価的に第 2 図(はに示すように完全積分器(1//s)を含んだループフィルタとなっており、対ノイズ特性が確保される。

級動が無く、ノイズによっても位相差が大きくならないことにより、サイクルスキップを減少させることができる。

また、ループフィルタ2とVCO3との間にり ミッタを挿入すれば、位相接信号を制限すること ができ、サイクルスキップを更に減少させること ができる。

このようにして引き込み特性と対ノイズ特性と を関立させている。

(実施別)

以下、本願発明に係るPLL団路の英雄例を説明する。

第3図(a)は、第1図に概念的に示した本発明の Pしし回路に用いるループフィルタ2の一実施例 を示しており、この実施例では、ゲイン計算部2

ルフィルタによる大きなループ選延を有するPL し回路の他、ループ選延が大きいあらゆるPLL 団路に適用できることは言うまでもない。

(発明の効果)

以上のように、本発明のPLL国路によれば、ループフィルタが、ゲイン入力信号を1より大きい所定値で割って部信号と余り信号とを発生し、協商信号をVCOの制御信号とするとともに余から信号を位相整信号に加算してゲイン入力信号をいたので、ループ遅延の大きいにからにおいては、引き込み過程で実質的にゲインのみのループフィルクとして働き、引き込みをは完全積分器のフィルクとして働くので、引き込み特性と対ノイズ特性を共に良好なものとするとかでき、位相差の増大に起因するサイクルスキップも減少する。

また、ループフィルタとVCOとの間にリミッタを挿入すれは、更にサイクスキップを被少させることができる。

特開平1-291524(4)

4. 図図の簡単な説明

第1団は本発明に係るPしし国路の原理構成を ポイプロック図。

第2回は本発明に係るPしし回路に用いるルー プフィルタの動作原理を示すプロック図、

第3回は本発明に係るPLし回路に用いるルー プフィルタの一変施例を示す図、

第4回はリミッタを用いた本発明の一実施例を 示す図、

第5 図はモデムで用いられるP L L 国路としてのタイミング再生団路の一般的な構成を示すプロック図、

第6図はPしし四路に用いられるディジタルS TR国路の構成例を示すプロック図、

第7回及び第8回はPLL回路に用いられる従来のループフィルタの構成を説明するための図、である。

第1図において、


1…位相比較郁、

2 …ループフィルタ、


22…ゲイン計算部。 図中、同一符号は同一又は相当部分を示す。

3 ... V C O .

2 1 …加算器、




本発明の原理図 第 1 図



(b) | μ | < K の 場合 ループフィルタの等価回路

第2図




アドレス	商	余り
1	а	р
2	С	d
	1	
\propto	7	Z


(b)

ループフィルタの一実施例


第3図



(a) リミッタを用いた本発明の実施例




(b)リミッタ回路特性 第 4 図




PLL回路としてのタイミング再生回路

第 5 図



完全積分器を含んだループスルタ

第7図



第6図

